



اینورتر 19 سطحی بهره بالا با روش مدولاسیون پهنای پالس ترکیبی

حسین منصوری زاده¹، مجید حسین پور^{2*}، علی سیفی³

1- فارغ التحصیل کارشناسی ارشد، الکترونیک قدرت و ماشین های الکتریکی، دانشگاه محقق اردبیلی، اردبیل، ایران

2- دانشیار، مهندسی برق-قدرت، دانشگاه محقق اردبیلی، اردبیل، ایران

3- دکتری، مهندسی برق-قدرت، دانشگاه محقق اردبیلی، اردبیل، ایران

* اردبیل، صندوق پستی: 56199-13131 hoseinpour.majid@uma.ac.ir

چکیده

این مقاله یک ساختار اینورتر 19 سطحی را پیشنهاد می کند که دارای بهره نه برابری است. ساختار پیشنهادی شامل سیزده کلید قدرت، دو دیود و چهار خازن است. ساختار پیشنهادی حاوی حالات کلیدزنی اضافی برای شارژ کل خازن های ساختار پیشنهادی در سطوح مختلف است. این مقاله یک روش مدولاسیون پهنای پالس ترکیبی پیشنهادی می دهد که قابلیت استفاده از حالات کلیدزنی اضافی را فراهم می کند تا بیشینه دوره دشارژ پیوسته خازن ها در زمان کوتاه تری به پایان برسد. این عامل باعث کاهش ریبیل ولتاژ، کاهش جریان هجومی و افزایش راندمان اینورتر شده است. همچنین ساختار پیشنهادی به خازنی به ولتاژ نامی زیاد نیاز ندارد. شرح مدار ساختار 19 سطحی پیشنهادی، حالات هدایتی عناصر در طول تولید سطوح مختلف، روش مدولاسیون ترکیبی پیشنهادی، تعیین ظرفیت خازن ها و تحلیل تنش جریان مدار ارائه شده است. همچنین مقایسه مابین اینورتر پیشنهادی با اینورترهای مشابه انجام شده است و نتایج بیانگر برتری ساختار پیشنهادی است. برای بررسی عملکرد مدار، شبیه سازی ساختار پیشنهادی در سیمولینک متلب انجام شده است و نتایج آن تحلیل شده است. نهایتاً نتایج حاصل از پیاده سازی نمونه آزمایشگاهی ساختار پیشنهادی ارائه شده است.

کلیدواژگان: اینورتر چندسطحی، کاهش ادوات، کلیدزنی ترکیبی، بهره بالا، کاهش ریبیل، محدودسازی جریان هجومی.

A high-boost 19-level inverter with hybrid PWM technique

Hossein Mansorizadeh¹, Majid Hoseinpour^{2*}, Ali Seifi³

1- M.Sc, Department of Electrical Engineering, University of Mohaghegh Ardabili, Ardabil, Iran

2- Associate Professor, Department of Electrical Engineering, University of Mohaghegh Ardabili, Ardabil, Iran

3- PhD, Department of Electrical Engineering, University of Mohaghegh Ardabili, Ardabil, Iran

* P.O.B. 56199-13131 Ardabil, Iran, hoseinpour.majid@uma.ac.ir

Received: 08 August 2025 Accepted: 30 November 2025

Abstract

This paper proposes a 19-level inverter structure with a gain of nine times. The proposed structure consists of thirteen power switches, two diodes, and four capacitors. The proposed structure includes redundant switching states (RSS) to charge the total capacitors of the proposed structure at different levels. This paper proposes a hybrid pulse width modulation method that enables the use of redundant switching states to complete the maximum continuous discharge period (LDP) of the capacitors in a shorter time. This factor reduces the voltage ripple, minimizes the inrush current, and increases the efficiency of the inverter. Also, the proposed structure does not require a capacitor with a high rated voltage. The circuit description of the proposed 19-level structure, the conduction states of the elements during the generation of different levels, the proposed hybrid modulation method, the determination of the capacitor capacitance, and the analysis of the circuit current stress are presented. Also, a comparison between the proposed inverter and similar inverters is made, and the results indicate the superiority of the proposed structure. To investigate the performance of the circuit, a simulation

of the proposed structure has been performed in MATLAB Simulink, and its results have been analyzed. Finally, the results of the implementation of a laboratory sample of the proposed structure have been presented.

Keywords: Multilevel inverter, device reduction, hybrid switching, high gain, ripple reduction, inrush current limiting.

1- مقدمه

در سالیان اخیر، اینورترهای چندسطحی به دلیل مزایای متعددی مانند تلفات کلیدزنی کمتر، قابلیت عملکرد در ولتاژ بالاتر، تداخل الکترومغناطیسی کمتر و راندمان بهبودیافته، استفاده می‌شوند [1]. ساختار مرسوم اینورترهای چندسطحی شامل پل H آشاری (CHB¹)، نقطه خنثی مهارشده (NPC²) و خازن شناور (FC³) در کاربردهای درایو موتورهای الکتریکی، ادغام منابع انرژی‌های تجدیدپذیر به شبکه و خودروهای الکتریکی به کار گرفته شده‌اند. اینورترهای چندسطحی CHB به تعداد زیادی از کلیدها و منابع dc ایزوله نیاز دارند، درحالی که دو ساختار مرسوم دیگر، شامل پیچیدگی در کنترل ولتاژ خازن و متعادل‌سازی پتانسیل نقطه خنثی هستند. علاوه بر این، بیشینه دامنه ولتاژ فاز ac در اینورترهای چندسطحی CHB معادل مجموع مقادیر ولتاژ ورودی‌های dc است، اما برای دو ساختار مرسوم دیگر، حداکثر دامنه برابر با مقدار ولتاژ ورودی است که نشان می‌دهد این ساختارها توانایی افزایش ولتاژ ورودی DC را ندارند [2].

برای حل مسائل فوق، مفهوم اینورتر چندسطحی مبتنی بر کلیدزنی خازنی (SCMLI⁴) به عنوان یک راهکار مناسب مطرح شده است. این نوع اینورترها، با تولید سطوح مختلف ولتاژ AC با استفاده از ترکیب‌های سری و موازی خازن‌ها، باعث تقویت ولتاژ می‌شوند. بدین ترتیب افزایش دامنه ولتاژ AC خروجی در یک اینورتر تک منبعی بدون نیاز به ترانسفورماتور افزایشده ولتاژ حجیم محقق می‌شود. در این راستا، یک ساختار 7 سطحی تک منبعی در مرجع [3] معرفی شده است که مزایایی همچون قابلیت افزایشده 1/5 برابری، تعداد کل ادوات کم و کاهش ولتاژ مسدودکنندگی کل (TSV⁵) را دارد. یک ساختار 9 سطحی با قابلیت افزایشده دو برابری ولتاژ و تعداد ادوات کم در مرجع [4] معرفی شده است که نیاز به خازن پیش‌شارژ دارد. در مرجع [5] یک ساختار 13 سطحی با بهره شش برابری گزارش شده است که به 19 کلید قدرت نیاز دارد. افزایش هزینه، کنترل پیچیده و حجم زیاد، برخی از ایرادات این ساختار است. در سالیان اخیر، تمام یا بخشی از اهدافی همچون افزایش بهره ولتاژ با در نظر گرفتن تعداد ادوات بهینه، تنش ولتاژ قابل قبول عناصر ساختار، کاهش میانگین تعداد ادوات کل هدایتی (TCD_{av}⁶) به منظور بهبود راندمان و افزایش تعداد سطوح، مد نظر محققان حوزه اینورترهای چندسطحی بوده است. در این راستا، ساختارهای 17 سطحی در مراجع [6-16] و ساختارهای 19 سطحی در مراجع [17-21] ارائه شده‌اند. با این حال، ساختارهای مراجع [6]، [12] و [17-20] تعداد ادوات زیادی دارند که سبب کاهش سایر مزایای آنها می‌شود. به علاوه، تعداد خازن‌ها در مراجع [7]، [8] و [20-21] حداقل شش

عدد یا بیشتر است که منجر به کاهش راندمان و افزایش محسوس هزینه می‌شود.

ساختار اینورترهای چندسطحی کلیدزنی خازنی به دلیل استفاده از خازن‌ها به جای منابع DC متعدد، در کنار مزایای فراوان با معایبی نظیر رپل ولتاژ خازن‌ها، جریان هجومی شارژ، افزایش تلفات اینورتر و کاهش راندمان در توان‌های متوسط و زیاد روبه‌رو هستند. از عوامل اصلی این معایب، بیشینه دوره دشارژ پیوسته (LDP⁷) زیاد خازن‌ها محسوب می‌شود. این مورد زمانی تشدید می‌شود که ساختاری با بهره بالا و تعداد خازن زیاد موردنظر باشد [22]. حالات کلیدزنی اضافی (RSS⁸) در ساختارهای مبتنی بر کلیدزنی خازنی، یکی از مزایای عمده یک ساختار محسوب می‌شود. چراکه حالات کلیدزنی اضافی منجر به کاهش LDP خازن‌ها شده و از این طریق به کاهش رپل ولتاژ و افزایش راندمان اینورتر کمک می‌کند. قابلیت تولید برخی سطوح با چند حالت کلیدزنی در ساختار اینورتر و اعمال مدولاسیون پهنای پالس ترکیبی (HPWM⁹) برای اعمال آن، لازمه حصول مزایای ذکر شده فوق است. در شرایطی که مدولاسیون نزدیک‌ترین سطح (NLM¹⁰) و یا مدولاسیون پهنای پالس معمولی (CPWM¹¹)، تنها می‌توانند یک حالت کلیدزنی به ازای تولید هر سطح خروجی اعمال کنند که منجر به نادیده گرفتن مزیت مهم وجود RSS در ساختار می‌شود [23-22].

جریان هجومی لحظه شارژ خازن‌ها از چالش‌های مهم ساختارهای کلیدزنی خازنی است که عدم محدودسازی آن باعث تنش بیشتر در قطعات و کاهش عمر اینورتر می‌شود و نیاز به ادوات با هزینه بالاتر را اجتناب ناپذیر می‌کند. یکی از راهکارهای محققان برای کاهش جریان هجومی شارژ خازن‌ها، استفاده از واحد سلف محدودساز جریان شارژ با دیود موازی معکوس آن است. اما در برخی ساختارها به ازای هر حلقه شارژ خازن به یک واحد سلف و دیود نیاز است. در برخی ساختارها نیز اسپایک جریان و ولتاژ به دلیل تداخل شارژ خازن‌ها به وجود می‌آید [2]، [6]، [7]، [10]، [16] و [20].

در این مقاله، یک ساختار ۱۹ سطحی کلیدزنی خازنی با ۱۳ کلید، ۲ دیود و ۴ خازن ارائه شده است که دارای مزایای زیر است: ۱- تعداد عناصر کم، ۲- افزایشدهی نه‌برابری ولتاژ، ۳- کاهش بیشینه دوره دشارژ پیوسته خازن‌ها، رپل ولتاژ و جریان شارژ با مدولاسیون ترکیبی، ۴- ولتاژ نامی هر خازن یک‌سوم بیشینه ولتاژ خروجی، ۵- هزینه کم خازن‌ها به دلیل ولتاژ نامی کم و دوره دشارژ محدود، ۶- تلفات اینورتر محدود و راندمان مناسب، ۷- تنها هفت سیگنال کنترلی برای ۱۳ کلید لازم است، ۸- خازن‌ها قابلیت تعادل خودکار دارند، ۹- در هیچ سطح ولتاژ خروجی، تجمع یا تشدید جریان هجومی روی عناصر رخ نمی‌دهد.

⁷ Longest Discharge Period

⁸ Redundant Switching States

⁹ Hybrid Pulse Width Modulation

¹⁰ Nearest Level Modulation

¹¹ Conventional Pulse Width Modulation

¹ Cascaded H-Bridge

² Neutral-Point-Clamped


³ Flying Capacitor

⁴ Switched-Capacitor Multilevel Inverter

⁵ Total Standing Voltage

⁶ Average Total Conducting Devices

سطح	S ₁	S ₂	S ₃	S ₄	S ₅	S ₆	S ₇	D ₁	D ₂	C ₁	C ₂	C ₃	C ₄
+9E	1	0	0	0	1	1	0	0	0	D	D	D	D
+8E	0	0	0	0	1	1	0	1	0	C	C	D	D
+7E	0	1	0	0	1	1	0	0	1	D	C	D	D
+6E	1	0	1	1	1	1	0	0	0	D	C	D	D
+5E	0	0	0	0	1	1	0	1	0	C	D	D	D
+4E	0	1	0	0	1	1	0	0	1	D	C	D	D
+3E	1	0	1	0	1	1	0	0	0	D	D	D	D
+2E	1	1	1	0	0	1	0	0	1	D	C	D	D
+E	0	1	1	0	0	1	0	1	0	C	D	D	D
0	1	0	0	1	0	0	0	0	0	D	D	D	D
-E	0	0	1	1	0	0	0	1	1	C	D	D	D
-2E	0	1	0	0	1	1	0	0	1	D	C	D	D
-3E	1	0	1	0	0	1	0	1	0	D	D	D	D
-4E	0	1	1	0	1	1	0	0	1	C	D	D	D
-5E	1	1	1	0	0	1	0	0	1	D	C	D	D
-6E	1	0	1	1	0	0	1	0	0	D	D	D	D
-7E	0	1	0	0	1	1	0	1	1	C	D	D	D
-8E	0	0	0	1	1	0	1	1	0	D	D	D	D
-9E	1	0	0	0	1	1	0	0	0	D	D	D	D




شکل 2 حالات هدایت ادوات در طول تولید سطوح در نیم تناوب مثبت

سایر بخش‌های مقاله به شرح زیر است. ساختار 19 سطحی با بهره 9

برابری و کلیدزنی ترکیبی در بخش دوم ارائه و بررسی شده است. روش مدولاسیون پهنای پالس ترکیبی پیشنهادی، تعیین ظرفیت خازن‌ها و تحلیل تنش جریان شارژ در بخش سوم تشریح شده است. محاسبات تلفات در اینورتر پیشنهادی و نتایج حاصل از آن در بخش چهارم آمده است. ساختار پیشنهادی با سایر ساختارهای مشابه در بخش پنجم مقایسه و بررسی شده است. نتایج حاصل از پیاده‌سازی آزمایشگاهی در بخش ششم ارائه و تحلیل شده است. نهایتاً در بخش هفتم، نتیجه‌گیری انجام شده است.

2- ساختار پیشنهادی

در شکل 1، ساختار 19 سطحی کلیدزنی خازنی پیشنهادی با قابلیت افزایش 9 برابری ولتاژ ارائه شده است. مطابق با این شکل، ساختار پیشنهادی شامل 13 کلید، 2 دیود و 4 خازن است. ولتاژ نامی خازن‌های C₁ و C₂ برابر با E و ولتاژ نامی خازن‌های C₃ و C₄ برابر با 3E است. ولتاژ مسدودکنندگی کل (TSV) ادوات نیمه‌هادی ساختار نیز با $6.66V_{omax}$ است.



شکل 1 ساختار پیشنهادی


2-1- نواحی کلیدزنی و حالات کلیدزنی اضافی (RSS)

ساختار پیشنهادی دارای هفت سیگنال کنترلی منفرد است و برای تولید آنها از شیفت فاز معمولی در ترکیب با شیفت فاز جدید استفاده شده است. در جدول 1 نواحی کلیدزنی ساختار پیشنهادی نشان داده شده است. مطابق این جدول، برای تولید برخی سطوح، می‌توان دو حالت کلیدزنی اعمال کرد. ولتاژ نامی دو خازن C₁ و C₂ در ساختار پیشنهادی برابر با $0.11V_{omax}$ و خازن‌های C₃ و C₄ برابر با $0.33V_{omax}$ است. نواحی مختلف کلیدزنی و الگوی شارژ و دشارژ خازن‌ها در جدول 1 گزارش شده است. حالت "1" بیانگر روشن بودن و حالت "0" بیانگر خاموش بودن کلید یا دیود است. مطابق با جدول 1، سطوح 0، $\pm 2E$ ، $\pm 6E$ و $\pm 8E$ دارای حالات کلیدزنی اضافی (RSS) هستند. در جدول 1، حالات کلیدزنی اضافی برای شارژ خازن‌های C₁ و C₂ با رنگ آبی و حالات کلیدزنی اضافی موجود برای شارژ خازن‌های C₃ و C₄ با رنگ نارنجی مشخص شده است. وجود RSS از مزایای بسیار مهم در ساختار پیشنهادی است. برای استفاده و اعمال روش مدولاسیون ترکیبی در این مقاله ارائه شده است که باعث تنظیم بهترین توالی شارژ و استفاده از قابلیت RSS می‌شود. با وجود RSS، بیشینه دوره دشارژ پیوسته (LDP) خازن‌های C₁ و C₂ محدود به سطح 9E می‌شود و LDP خازن‌های C₃ و C₄ به سطوح 7E، 8E، 9E محدود می‌شود.

2-2- اصول عملکرد

حالات هدایتی عناصر اینورتر پیشنهادی برای تولید سطوح در نیم تناوب مثبت، در شکل 2 نشان داده شده است.

جدول 1 نواحی مختلف کلیدزنی



جدول 2 منطق کلیدزنی برای سطوح با قابلیت حالات کلیدزنی اضافی

منطق مقایسه	S_3S_5	S_1S_2	u_0	$C_1 \& C_2$	$C_3 \& C_4$
$u_9 \leq u_{ref} \leq u_{10}$	01	00	$\pm 8E$	HC	D
$u_{10} \leq u_{ref} \leq u_9$	11	11			
$u_7 \leq u_{ref} \leq u_8$	00	10	$\pm 6E$	D	HC
$u_8 \leq u_{ref} \leq u_7$	11	10			
$u_3 \leq u_{ref} \leq u_4$	00	11	$\pm 2E$	HC	N
$u_4 \leq u_{ref} \leq u_3$	11	11			
$u_1 \leq u_{ref} \leq u_2$	00	10	0	D	HC
$u_2 \leq u_{ref} \leq u_1$	11	10			

3-2- شرح بلوک دیاگرام مدولاسیون پهنای پالس ترکیبی (HPWM)

مطابق با شکل 4، الگوریتم پیشنهادی HPWM مبنای مقایسه سیگنال مرجع سینوسی (u_{ref}) با مجموعه‌ای از حامل‌های مثلثی سطح‌شیفت‌یافته طراحی گردیده است.

مسیر جریان بار با رنگ قرمز و مسیر شارژ با رنگ سبز مشخص شده است. مطابق این شکل، در سطوح 0، +2E، +6E و +8E از نیم‌تناوب مثبت، دو مسیر کلیدزنی وجود دارد که در هر کدام، خازن‌هایی به طور مجزا شارژ می‌شوند. در شکل 2، صرفاً دو نیمه‌هادی در سطح 0 در مسیر جریان بار قرار دارند و در سایر سطوح، شش نیمه‌هادی در مسیر جریان بار هستند. در نتیجه، میانگین کل عناصر هدایتی (TCD_{av}) برابر با $5/7$ نیمه هادی به ازای هر سطح است. تعداد ادوات هدایتی مسیر بار نسبت مستقیم با تلفات هدایتی ساختار دارد.

3-3- الگوریتم ترکیبی پیشنهادی

برای تولید سیگنال‌های کنترلی منفرد کلیدها، روش‌های مدولاسیون متنوعی وجود دارد. مدولاسیون پهنای پالس (PWM) و مدولاسیون نزدیکترین سطح (NLM)، کاربرد بیشتری دارند. ایراد اصلی مدولاسیون NLM، ناتوانی در اعمال حالات کلیدزنی اضافی (RSS) است. در این راستا، مدولاسیون پیشنهادی به صورت مدولاسیون پهنای پالس ترکیبی (HPWM) است که ترکیب PWM شیفت فاز ($PSPWM^1$) و PWM شیفت سطحی ($LSPWM^2$) است.


3-1- مدولاسیون پهنای پالس ترکیبی پیشنهادی

روش مدولاسیون پیشنهادی در شکل 3 نشان داده شده است. سیگنال‌های کنترلی منفرد، از مقایسه سیگنال مرجع (u_{ref}) با سیگنال‌های حامل (u_1-u_{10}) تولید می‌شوند. ساختار پیشنهادی به 7 سیگنال کنترلی منفرد نیاز دارد. در محدوده سطوحی که دارای حالات کلیدزنی اضافی هستند از سیگنال‌های شیفت فاز استفاده شده است. سطوح دارای RSS در جدول 1 مشخص شده‌اند. منطق مقایسه و حالت شارژ خازن‌ها در جدول 2 آمده است. در محدوده اعمال سیگنال‌های شیفت فاز، C_1 و C_2 به طور ترکیبی شارژ می‌شوند.

کلیدزنی شیفت فاز تنها بر سیگنال‌های کنترلی S_1 و S_2 اعمال می‌شود. همچنین خازن‌های C_3 و C_4 نیز به طور ترکیبی شارژ می‌شوند، در حالی که کلیدزنی شیفت فاز بر سیگنال‌های S_3 و S_5 اعمال می‌شود. در شکل 3 همچنین پروفیل ولتاژ خازن‌های ساختار پیشنهادی با اعمال کلیدزنی ترکیبی نمایش داده شده است. مطابق این شکل، بیشینه ریپل ولتاژ هر خازن در هر نیم‌تناوب یکبار رخ می‌دهد. این امر در کاهش تلفات ریپل خازن تاثیرگذار است.

² Level Shifted PWM¹ Phase Shifted PWM

خازن‌های C_1 و C_2 مشابه هستند. ابتدا مقدار دشارژ ناشی از LDP، مطابق با معادله (1) محاسبه می‌شود.



شکل 5 الگوی شارژ و دشارژ خازن‌های ساختار پیشنهادی

در معادله (1)، $\Delta Q_{C1(dis)}$ مقدار دشارژ ناشی از LDP خازن C_1 ، I_m حداکثر مقدار جریان بار، f_0 فرکانس پایه، ω فرکانس زاویه‌ای، φ زاویه بار اهمی-سلفی و t_9 لحظه شروع LDP خازن در شکل 5 بر حسب رادیان است.

$$\Delta Q_{C_1} = \Delta Q_{C_2} = \frac{I_m}{2\pi f_0} \int_{t_9}^{\pi-t_9} \sin(\omega t - \varphi) d\omega t = \frac{I_m \cos t_9 \cos \varphi}{\pi f_0} \quad (1)$$

ظرفیت خازن‌های C_1 و C_2 با معادله (2) محاسبه می‌شود. در این معادله، $\alpha_{1,2}$ درصد ریپل ولتاژ C_1 یا C_2 و E سطح ولتاژ تعادلی این خازن‌ها است.

$$C_{1,2} = \frac{\Delta Q_{C_{1,2}}}{\alpha_{1,2} \times E} = \frac{I_m \cos t_9 \cos \varphi}{\alpha_{1,2} \times E \times \pi f_0} \quad (2)$$

با توجه به شکل 5، LDP برای خازن‌های C_3 و C_4 با هم برابر بوده و در هر دو به سه سطح متوالی 8E، 7E و 9E محدود شده‌اند. در نتیجه، دشارژ ناشی از LDP در دو خازن C_3 و C_4 مطابق با رابطه (3) محاسبه شده است که t_7 لحظه شروع LDP خازن در شکل 5 بر حسب رادیان است.


$$\Delta Q_{C_3} = \Delta Q_{C_4} = \frac{I_m}{2\pi f_0} \int_{t_7}^{\pi-t_7} \sin(\omega t - \varphi) d\omega t = \frac{I_m \cos t_7 \cos \varphi}{\pi f_0} \quad (3)$$

مقدار ظرفیت C_3 و C_4 مطابق معادله (4) به دست می‌آید. α_3 و α_4 به ترتیب درصد ریپل ولتاژ مجاز C_3 و C_4 و $3E$ سطح ولتاژ تعادلی این خازن‌ها است.

$$C_{3,4} = \frac{\Delta Q_{C_{3,4}}}{\alpha_{3,4} \times 3E} = \frac{I_m \cos t_7 \cos \varphi}{\alpha_{3,4} \times 3E \times \pi f_0} \quad (4)$$

3-4- محدودسازی جریان شارژ

از چالش‌های مهم در زمینه ارائه ساختارهای کلیدزنی خازنی، جریان هجومی شارژ خازن‌ها است. عدم محدودسازی این جریان، باعث فشار بر قطعات اینورتر و کاهش عمر آنها می‌شود. جریان مذکور در حلقه شارژ خازن رخ می‌دهد و در نتیجه ادواتی که در مسیر شارژ هیچ خازنی نیستند، آسیبی نمی‌بینند. اصولاً جریان هجومی ناشی از ریپل زیاد در ولتاژ خازن است. در ساختار 19 سطحی پیشنهادی، با اعمال RSS با استفاده از مدولاسیون پهنای پالس ترکیبی، بیشینه



شکل 4 بلوک دیاگرام مدولاسیون ترکیبی پیشنهادی

در این ساختار، ابتدا سیگنال مرجع با دامنه و فرکانس مشخص تولید شده و به عنوان مبنای اصلی مدولاسیون در نظر گرفته می‌شود. سپس این سیگنال با حامل‌های مثلثی سطح‌شیت یافته مقایسه شده و خروجی مقایسه‌گرها موقعیت لحظه‌ای مرجع را نسبت به حامل‌ها مشخص می‌سازد. این فرآیند موجب می‌شود سطح خروجی متناظر در هر لحظه تعیین گردد. در نواحی خاصی از بازه مرجع که RSS وجود دارد (مطابق جدول ۲)، یک بلوک تغییر فاز اختلاف فازی بین حامل‌های انتخابی ایجاد می‌کند تا مسیرهای هدایتی جایگزین فعال شوند. در نتیجه، برای یک سطح خروجی، بیش از یک الگوی کلیدزنی معتبر قابل انتخاب خواهد بود که انعطاف‌پذیری بیشتری در کنترل مسیر جریان و مدیریت شارژ و دشارژ خازن‌ها فراهم می‌سازد. در ادامه، نتایج حاصل از مقایسه‌گرها به همراه وضعیت RSS وارد بخش منطق نگاشت می‌شوند و بر اساس جدول نگاشت تعریف شده، به الگوهای کنترلی کلیدها (S_1 تا S_7) تبدیل می‌گردند. در سطوح دارای RSS، انتخاب بین الگوهای جایگزین توسط بخش تشخیص محدوده صورت می‌گیرد. این بخش با بررسی محدوده سیگنال مرجع، الگوی را برمی‌گزیند که بتواند RSS را اعمال کرده و از ایجاد بیشینه دوره‌های دشارژ پیوسته (LDP) جلوگیری کند. برای افزایش قابلیت اطمینان و عملکرد پایدار، سیگنال‌های نهایی پس از عبور از بلوک‌های حفاظتی، به درایورهای کلیدها ارسال می‌شوند. حاصل این فرآیند تولید شکل موج خروجی ۱۹ سطحی با کیفیت هارمونیک مطلوب، کاهش محسوس ریپل ولتاژ خازن‌ها و کنترل جریان هجومی شارژ است. بدین ترتیب مدولاسیون ترکیبی پیشنهادی ضمن بهبود کیفیت توان خروجی، تعادل ولتاژ خازن‌ها و راندمان کلی ساختار را تضمین می‌کند و در مقایسه با روش‌های متداول مدولاسیون، کارایی و پایداری بالاتری ارائه می‌دهد.

3-3- تعیین ظرفیت خازن‌ها

ساختار 19 سطحی پیشنهادی، دارای چهار خازن است که الگوی شارژ و دشارژ خازن‌ها در شکل 5 قابل مشاهده است. مقدار ظرفیت هر خازن بر حسب بیشینه ریپل ولتاژ آن تعیین می‌شود. یکی از عوامل اصلی در تعیین مقدار ریپل ولتاژ خازن، بیشینه دوره دشارژ پیوسته (LDP) آن است. مطابق شکل 5، LDP

متوالی شامل 7E، 8E و 9E، این نوع تلفات به طور قابل توجهی کاهش پیدا کرده است. درحالی که به طور کلی با افزایش تعداد خازن ها و افزایش ادوات در ساختارهایی با بهره بالا و سطوح بیشتر، تلفات افزایش می یابد. اما در ساختار پیشنهادی، به دلیل کاهش ریپل ولتاژ و نیز تعداد نسبتاً کم نیمه هادی در مسیر جریان بار، تلفات شارژ محدود شده است. در جدول 3 محاسبات تلفات گزارش شده است. در این روابط، f_0 فرکانس خروجی اینورتر است.

جدول 3 محاسبات تلفات مختلف برای ساختار پیشنهادی


تلفات	فرمول
تلفات کلیدزنی (P_{sw})	$\sum_{S_1, S_1', \dots, S_7} \left(\frac{f_0}{6} (t_{on} + t_{off}) \sum_{k=1}^{N_{S_1/2}} (V_{S_k} \times I_{S_k}) \right)$
تلفات هدایتی (P_{cond})	$\frac{2f_0}{\pi} \int_{t_{i+1}}^{t_{i+2}} \left(D_i \sum_{l=-9}^8 r_{Li} i_{Li}^2 + (1 - D_i) \sum_{l=-8}^9 r_{Li} i_{Li}^2 \right) d\omega t$
تلفات ریپل (P_{rip})	$f_0 C_1 \sum_{i=1}^{N_{C_1}} \Delta V_i^2 + f_0 C_3 \sum_{j=1}^{N_{C_3}} \Delta V_j^2$
راندمان (η)	$\frac{P_{out}}{P_{out} + P_{sw} + P_{cond} + P_{rip}} \times 100$

تلفات کلیدزنی (P_{sw}) تابع عواملی همچون تاخیر روشن شدن (t_{on})، تاخیر خاموش شدن (t_{off})، تعداد تغییر حالت کلید در یک تناوب مولفه اصلی (N_{S_1})، ولتاژ مسدودکنندگی (V_{Si}) و تنش جریان لحظه ای کلید (I_{Si}) است. تلفات هدایتی (P_{cond}) با در نظر گرفتن دوره کاری (D_i) به ازای هر سطح ولتاژ خروجی (i_{Li})، مقاومت پارازیتی کل در مسیر جریان بار (r_{Li}) و مقدار جریان بار (i_{Li}) قابل محاسبه است. تلفات ریپل ولتاژ خازن ها (P_{rip})، با در نظر گرفتن تعداد ریپل های ولتاژ خازن C (N_C) و مقدار هر کدام از ریپل های ولتاژ آن (ΔV) قابل محاسبه است.

به علاوه، به دلیل تشابه مقدار و تعداد ریپل ولتاژ برای C_1 و C_2 و همچنین برای C_3 و C_4 ، روابط مربوطه ساده شده اند. نتایج تلفات عناصر ساختار و راندمان اینورتر پیشنهادی برای طیف توانی ارائه شده است. شبیه سازی تلفاتی اینورتر در محیط سیمولینک متلب انجام شده است. خازن های C_1 و C_2 با ظرفیت 3300 میکروفاراد و با ولتاژ نامی 40 ولت و خازن های C_3 و C_4 با ظرفیت 2200 میکروفاراد و با ولتاژ نامی 120 ولت در نظر گرفته شده اند. فرکانس کلیدزنی برابر با 5400 هرتز، ولتاژ ورودی برابر با 40 ولت و اندیس مدولاسیون برابر با 0/93 است. در شکل 7، توزیع تلفات در عناصر ساختار پیشنهادی ارائه شده است. کلیدهای S_6 ، S_6' و S_7 و S_7' تلفات کمی دارند، چراکه در مسیر شارژ هیچ خازنی قرار ندارند و در نتیجه تنها تلفات آنها از جریان بار است. در سایر عناصری که در حلقه های شارژ قرار دارند، توزیع تلفات تقریباً متوازن است و فشار یا تمرکز تلفات بر چند تجهیز بخصوص نیست.

نمودار راندمان اینورتر پیشنهادی در شکل 8 گزارش شده است. مطابق با این شکل، راندمان اینورتر یکبار با اعمال مدولاسیون ترکیبی و یکبار با مدولاسیون معمولی، محاسبه شده است. نتایج بیانگر کاهش محسوس تلفات با اعمال مدولاسیون ترکیبی پیشنهادی نسبت به مدولاسیون معمولی است. مطابق شکل 8، راندمان اینورتر پیشنهادی با مدولاسیون ترکیبی، در توان 200 وات برابر با 97/36 و در توان 1000 وات برابر با 95/26 است.

دوره دشارژ پیوسته نهایتاً به سه سطح متوالی محدود شده است که مستقیماً باعث کاهش ریپل ولتاژ خازن می شود. در نتیجه، مطابق با روش مدولاسیون پیشنهادی، جریان هجومی نیز با کاهش ریپل ولتاژ کاهش می یابد. مدار معادل شارژ خازن های ساختار پیشنهادی در شکل 6 قابل مشاهده است.



شکل 6 مدار معادل شارژ خازن های ساختار. (الف) C_1 و C_2 و (ب) C_3 و C_4

جریان هجومی و ریپل ولتاژ خازن های C_1 و C_2 مشابه بوده و $I_{C3,C4}$ و $V_{C3,C4}$ نیز به ترتیب، بیشینه جریان هجومی و لحظه ای خازن های C_3 و C_4 است. همچنین افت ولتاژ هدایتی دیود، I_L جریان بار، r_S مقاومت پارازیتی کلید، r_D مقاومت پارازیتی دیود و r_C مقاومت پارازیتی خازن است.

$$I_{C1,C2} = \frac{E - V_{C1,C2} - V_{fd} - (r_S + r_C)I_L}{r_S + r_C + r_D} \quad (5)$$

$$I_{C3,C4} = \frac{E + V_{C1} + V_{C2} - V_{C3,C4} - (4r_S + r_C)I_L}{5r_S + 3r_C} \quad (6)$$

مطابق روابط (5) و (6)، جریان هجومی با افزایش مقاومت پارازیتی محدود می شود. با این حال، اگر افزایش مقاومت حلقه شارژ زیاد باشد باعث شارژ ناقص خازن می شود. از طرفی، اگر مقاومت کل کلیدها افزایش یابد، باعث افزایش تلفات هدایتی می شود. از این رو، بهترین روش برای محدودسازی جریان شارژ، شارژ موثر و بدون افزایش تلفات، استفاده از عناصری با مقاومت پارازیتی بیشتر برای کلیدها و دیودهای مختص مسیر شارژ است. در ساختار 19 سطحی پیشنهادی، کلید S_4 و دیودهای D_1 و D_2 مختص مسیر جریان شارژ هستند. نهایتاً با محدودسازی LDP خازن های ساختار پیشنهادی و تنظیم مقاومت پارازیتی عناصر مختص مسیر شارژ، جریان هجومی در ساختار پیشنهادی سرکوب می شود. یکی از مزایای ساختار پیشنهادی، عدم تجمع جریان شارژ خازن ها در سطوح مختلف یا زمان های مختلف از دوره تناوب مولفه اصلی است. این مزیت باعث جلوگیری از تشدید جریان هجومی می شود.

4- محاسبات تلفات

در ساختار 19 سطحی پیشنهادی، همانند ساختار اینورترهای چندسطحی مبتنی بر کلیدزنی خازنی تلفات قابل محاسبه است. تلفات در سه گروه تلفات کلیدزنی (P_{sw})، تلفات هدایتی (P_{cond}) و تلفات ریپل (P_{rip}) قابل محاسبه است. در زمان دشارژ خازن، تلفات اینورتر توسط عناصر پارازیتی در مسیر جریان بار جذب می شوند. همچنین در زمان شارژ خازن ها، تلفات ریپل توسط عناصر پارازیتی حلقه های شارژ جذب می شوند. عمده تلفات در ساختار اینورترهای چندسطحی کلیدزنی خازنی، ناشی از وجود خازن و ریپل ولتاژ آن است. در نتیجه، به دلیل محدودسازی LDP خازن های ساختار پیشنهادی به سه سطح

0.60	4	6.0	0.9	7.0	1	4	3	2	11	11	[15]
0.35	4	7.4	0.9	5.9	0.5	8	3	2	14	14	[16]
0.35	6	8.2	0.9	6.2	0.66	9	4	4	18	18	[17]
0.48	5	7.9	0.9	7.4	0.9	9	8	0	29	29	[18]
0.71	5	8.7	1.1	5.8	0.4	4.5	6	0	19	20	[19]
0.62	9	16	0.9	7.6	0.7	9	8	8	33	33	[20]
0.31	6	6.0	1.3	7.6	1	9	6	8	12	12	[21]
0.23	3	5.7	0.9	6.6	1	9	4	2	13	13	P

تعداد کلید (N_{sw}) - تعداد درایور (N_{dr}) - تعداد دیود (N_d) - تعداد خازن (N_c) - بهره (B) - حداکثر ولتاژ مسدودکنندگی در واحد (MBV_{pu}) - ولتاژ مسدودکنندگی کل در واحد (TSV_{pu}) - مجموع ولتاژ نامی خازن‌ها در واحد (TCV_{pu}) - میانگین کل ادوات هدایتی (TCD_{av}) - بیشینه دوره دشارژ پیوسته (LDP) - تابع هزینه (CF)

مجموع ولتاژ نامی خازن‌ها در مراجع [7] و [8] برابر 1/7 پریونیت است که این امر نیز منجر به حجم و هزینه زیاد می‌شود. میانگین تعداد ادوات هدایتی در مسیر بار (TCD_{av})، در مراجع [6]، [8]، [10]، [14]، [16] و [17-20] بیشتر از 7 پریونیت است که باعث کاهش راندمان اینورتر می‌شود. بیشینه دوره دشارژ پیوسته (LDP) خازن‌های ساختار نیز یکی از پارامترهای مناسب جهت مقایسه است. عدم محدودسازی LDP باعث افزایش رپل ولتاژ خازن، عبور جریان هجومی و افزایش تلفات اینورتر می‌شود. مطابق جدول 4 LDP خازن‌ها در مراجع [7]، [17] و [20-21] حداقل شش سطح متوالی یا بیشتر است. بیشینه دوره دشارژ پیوسته در ساختار 19 سطحی پیشنهادی از ساختارهای مقایسه‌ای کمتر است. تعداد ادوات در مراجع [6]، [12] و [17-20] بسیار زیاد است که باعث افزایش هزینه شده و پیچیدگی کنترلی دارند. تابع هزینه (CF) یکی از پارامترهای مناسب برای مقایسه مطابق با رابطه (7) قابل محاسبه است [24].


$$CF = \frac{N_{sw} + N_{dr} + N_d + N_c + TSV_{pu} + TCV_{pu} + TCD_{av}}{N_{level} \times B} \quad (7)$$

اینورتر پیشنهادی با مقدار 0/23 دارای کمترین مقدار تابع هزینه در میان سایر ساختارها است. ساختار پیشنهادی، تعداد 19 سطح ولتاژ خروجی با بهره 9 برابری تولید می‌کند که بهره بالایی است، تعداد ادوات آن نسبت به سطوح تولیدی و بهره آن کم است، تنش ولتاژ عناصر آن و یا تنش ولتاژ خازن‌ها در آن نسبت به موارد مورد مقایسه مقدار قابل قبولی است. به دلیل وجود RSS و اعمال کلیدزنی ترکیبی، LDP خازن‌ها نهایتاً به سه سطح متوالی از نوزده سطح محدود شده است.


6- نتایج شبیه‌سازی

اینورتر پیشنهادی در نرم‌افزار متلب سیمولینک شبیه‌سازی شده است و نتایج آن در ارائه و تحلیل شده است. برای بررسی بهتر، مقادیر پارامترها در شبیه‌سازی و پیاده‌سازی آزمایشگاهی مشابه در نظر گرفته شده است. در این راستا، مقادیر شبیه‌سازی در جدول 5 گزارش شده است.

در شکل 9 نتایج ولتاژ خروجی، جریان بار و نیز تنش جریان اینورتر پیشنهادی ارائه شده است. ولتاژ خروجی به صورت 19 سطحی با حداکثر ولتاژ 350 ولت است که بیانگر 9 برابر قابلیت افزایش ولتاژ است. گام ولتاژ نیز حدود 38/9 ولت است. با فرض بار اهمی-سلفی، جریان بار نیز دارای حداکثر مقدار 1/65 آمپر است. حداکثر تنش جریان ورودی اینورتر به کمتر از 18 آمپر



شکل 7 توزیع تلفات در ادوات ساختار پیشنهادی



شکل 8 نمودار راندمان اینورتر پیشنهادی برای توان 200 تا 1000 وات

5- ارزیابی مقایسه

در این بخش، مقایسه اینورتر 19 سطحی پیشنهادی با سایر اینورترهای مشابه 17 سطحی و 19 سطحی انجام شده است. مقایسه بر اساس پارامترهای مختلفی نظیر تعداد عناصر اینورتر، قابلیت افزایش ولتاژ، تنش ولتاژ، بیشینه دوره دشارژ پیوسته (LDP) و تابع هزینه (CF) در جدول 4 بررسی شده است. ساختارهای ارائه شده در مراجع [6-16] قادر به تولید 17 سطح ولتاژ خروجی و ساختار مراجع [17-21] و ساختار پیشنهادی، 19 سطحی هستند. ساختارهای 17 سطحی مراجع [7]، [9]، [11] و [15] دارای بهره 4 برابری هستند که نسبت به بهره سایرین، مقدار کمی است و ضمناً تعداد ادوات آنها نیز کم نیست. ولتاژ مسدودکنندگی کل (TSV_{pu}) در ساختارهای [7]، [9]، [11]، [13]، [15] و [20-21] بیشتر از 7 پریونیت است و که بیانگر هزینه بیشتر ادوات این ساختارها است. تعداد خازن‌های مراجع [7]، [8] و [21-20] شش عدد یا بیشتر است که باعث افزایش تلفات، حجم و هزینه می‌شود.

جدول 4 مقایسه ساختار 19 سطحی پیشنهادی با ساختارهای مشابه


مرجع	N_{sw}	N_{dr}	N_d	N_c	B	MBV_{pu}	TSV_{pu}	TCV_{pu}	TCD_{av}	LDP	CF
[6]	14	14	4	4	8	0.5	6.5	0.9	7.3	4	0.37
[7]	10	9	6	6	4	1	7.0	1.7	6.8	6	0.68
[8]	10	10	6	6	8	1	5.8	1.7	8.0	4	0.35
[9]	12	12	2	3	4	1	7.0	0.9	6.6	4	0.64
[10]	12	12	5	4	8	0.5	6.1	1.1	7.2	4	0.35
[11]	11	11	2	3	4	1	7.0	0.9	6.0	4	0.60
[12]	14	14	2	5	8	1	6.1	1.0	6.5	4	0.36
[13]	14	14	2	3	8	1	7.0	0.9	6.8	4	0.35
[14]	13	13	4	3	8	0.5	6.4	0.9	7.3	4	0.35

محدود شده است. کاهش جریان هجومی در ساختار پیشنهادی به دلیل کاهش LDP خازن‌ها ناشی از وجود و اعمال مدولاسیون ترکیبی است.


جدول 5 پارامترهای نمونه آزمایشگاهی

پارامتر	مقدار
فرکانس پایه (f_o)	50 Hz
فرکانس کلیدزنی (f_{sw})	5400 Hz
ولتاژ ورودی (V_{DC})	40 V
اندیس مدولاسیون (M)	0/93
ظرفیت و ولتاژ نامی C_2 و C_1	40V, 3300 μ F
ظرفیت و ولتاژ نامی C_4 و C_3	120V, 2200 μ F
بار اهمی (R)	150 Ω
بار اهمی - سلفی (R-L)	190 Ω - 150mH

ریپل ولتاژ خازن‌های ساختار 19 سطحی پیشنهادی در شکل 10 قابل مشاهده است. ابتدا مدولاسیون شیفت فاز معمولی (CPWM) اعمال شده و سپس در زمان 0/2 ثانیه، مدولاسیون شیفت ترکیبی پیشنهادی (HPWM) اعمال شده است. با اعمال مدولاسیون ترکیبی به جای مدولاسیون معمولی، ریپل ولتاژ C_1 از 1/1 ولت به 0/9 ولت میرسد که به لحاظ درصدی از 2/75 به 2/25 درصد میرسد. ریپل خازن C_2 نیز از 1/4 به 1 ولت کاهش می‌یابد که از لحاظ درصدی از 3/5 به 2/5 درصد میرسد. همچنین ریپل خازن C_3 از 1/9 ولت به 1/3 ولت کاهش می‌یابد که درصد آن نیز از 1/6 درصد به 1/1 درصد کاهش می‌یابد. ریپل خازن C_4 از 2 به 1/3 ولت میرسد که درصد آن از 1/7 به 1/1 درصد میرسد. در نتیجه، با مدولاسیون ترکیبی، ریپل خازن‌ها به طور محسوس کاهش یافته است. نتایج تنش جریان خازن‌های ساختار در شکل 11 گزارش شده است. مطابق با این شکل، حداکثر جریان شارژ خازن‌های C_1 و C_2 به کمتر از 17/5 آمپر محدود شده است. همچنین حداکثر جریان شارژ خازن‌های C_3 و C_4 به کمتر از 15/5 آمپر محدود شده است که نتایج بیانگر سرکوب مؤثر جریان هجومی در ساختار پیشنهادی است.




شکل 11 نتایج تنش جریان خازن‌های ساختار 19 سطحی پیشنهادی




شکل 12 نتایج ولتاژ و جریان با تغییر دینامیکی بار از اهمی-سلفی به اهمی


ولتاژ و جریان بار در شرایط تغییر دینامیکی بار در شکل 12 بررسی شده است. ولتاژ خروجی به شکل 19 سطحی بوده و با گام ولتاژ 38/9 ولتی، به حداکثر مقدار 350 ولت میرسد. همچنین، در ابتدا با وجود بار اهمی-سلفی با امپدانس 190 Ω + 150 mH، حداکثر جریان بار دارای مقدار 1/6 آمپر است و



شکل 9 نتایج ولتاژ و جریان بار و تنش جریان منبع



شکل 10 ریپل ولتاژ خازن‌های ساختار 19 سطحی پیشنهادی با تغییر مدولاسیون




شکل 14 نتایج تنش ولتاژ و جریان. (الف) بار اهمی، (ب) بار اهمی-سلفی، (ج) اهمی-سلفی به اهمی، (د) اهمی به اهمی-سلفی، (ه) اهمی-سلفی به بی-باری، (و) اهمی به بی-باری، (ز) جریان منبع، (ح) اندیس مدولاسیون از 0/93 به 0/4 در شکل 14- (ج) با تغییر بار از اهمی-سلفی به اهمی، شکل موج ولتاژ بدون تغییر و به شکل صحیح تولید شده است و بیشینه جریان بار از 1/6 آمپر به 2/1 آمپر افزایش یافته است. در شکل 14- (د) با تغییر دینامیکی بار از اهمی به اهمی-سلفی، بیشینه جریان بار از 2/1 آمپر به 1/6 آمپر رسیده است. در شکل 14- (و) و شکل 14- (ه) به ترتیب با تغییر بار از اهمی-سلفی به بی-باری و از اهمی به بی-باری، نتایج ولتاژ و جریان خروجی گزارش شده است که عملکرد بدون مشکل بوده و همچنین در حالت بی-باری، جریان بار به صفر می‌رسد. در شکل 14- (ز) عملکرد اینورتر تحت تغییر دینامیکی اندیس مدولاسیون با کاهش آن از 0/93 به 0/4 گزارش شده است. در شکل 14- (ز) به ازای اندیس مدولاسیون 0/93 ولتاژ خروجی 19 سطحی بوده و حداکثر جریان 1/6 آمپر است. با کاهش اندیس مدولاسیون به 0/4، با حفظ گام ولتاژ 38 ولتی، بیشینه ولتاژ به 152 ولت رسیده و جریان بار به 0/7 آمپر کاهش یافته است. شکل موج جریان منبع ولتاژ در شکل 14- (ح) بیانگر محدودسازی تنش جریان منبع به کمتر از 20 آمپر است.

مقایسه رپیل ولتاژ خازن‌ها با اعمال مدولاسیون ترکیبی پیشنهادی و نیز مدولاسیون معمولی برای ساختار پیشنهادی در شکل 15 نشان داده شده است. در شکل 15- (الف) با اعمال مدولاسیون ترکیبی، رپیل ولتاژ C_1 و C_2 به حدود 3 ولت معادل با 7/4 درصد محدود شده است. در شکل 15- (ب) رپیل ولتاژ C_3 و C_4 با اعمال مدولاسیون ترکیبی به حدود 4 ولت معادل با 3/3 درصد محدود شده است. در شکل 15- (ج)، با استفاده از مدولاسیون شیفت سطحی معمولی، رپیل ولتاژ C_1 و C_2 برابر با 4 ولت معادل با 10 درصد است و در شکل 15- (د) رپیل ولتاژ C_3 و C_4 معادل با 5/5 ولت معادل با 4/6 درصد است. مطابق با جدول 6، کلیدزنی ترکیبی باعث کاهش رپیل ولتاژ خازن‌ها شده است.

شکل موج سینوسی دارد. سپس با تغییر بار به اهمی با امپدانس 150Ω ، حداکثر جریان بار به 2/1 آمپر افزایش می‌یابد و شکل موج آن به صورت پلکانی است.

7- نتایج آزمایشگاهی

نتایج آزمایشگاهی برای بررسی عملکرد اینورتر 19 سطحی پیشنهادی در این بخش ارائه شده است. مقادیر پارامترهای اعمال شده در نمونه آزمایشگاهی در جدول 6 گزارش شده است. توان نامی نمونه موردبررسی 360 وات است. تصویر نمونه اینورتر پیاده‌سازی شده در شکل 13 قابل مشاهده است.





شکل 13 تصویر نمونه آزمایشگاهی اینورتر پیشنهادی

جدول 6 پارامترهای نمونه آزمایشگاهی


پارامتر	مقدار
فرکانس پایه (f_0)	50 Hz
فرکانس کلیدزنی (f_{sw})	5400 Hz
ولتاژ ورودی (V_{dc})	40 v
اندیس مدولاسیون (M)	0/93
ظرفیت و ولتاژ نامی C_2 و C_1	40v, 3300 μ F
ظرفیت و ولتاژ نامی C_4 و C_3	120v, 2200 μ F
بار اهمی (R)	150 Ω
بار اهمی-سلفی ($R-L$)	150mH - 190 Ω
کلید قدرت	STP65N045M9
دیود	MBR20B200
درایور	TLP 250

نتایج ولتاژ دو سر بار و جریان خروجی در حالت عملکرد پایدار و پویا، همچنین تنش جریان منبع ورودی در شکل 14 نشان داده شده است. مطابق شکل 14- (الف)، ولتاژ 19 سطحی با بیشینه مقدار 342 ولت و با گام ولتاژ 38 ولتی در حضور بار اهمی-سلفی با امپدانس $190 \Omega + 150 \text{ mH}$ تولید شده و جریان با مقدار 1/6 آمپر از این بار عبور می‌کند. در شکل 14- (ب) با اعمال بار اهمی خالص 150Ω ، جریان بار برابر 2/1 آمپر حاصل شده است.





شکل 16 تنش جریان خازن‌های ساختار. (الف) i_{C1} (ب) i_{C2} (ج) i_{C3} و (د) i_{C4}



شکل 17 تنش ولتاژ عناصر ساختار پیشنهادی

جدول 7 نتایج عددی آزمایش


پارامتر	مقدار
گام ولتاژ	38 ولت
بیشینه ولتاژ خروجی	342 ولت
جریان در بار اهمی-سلفی	1/6 آمپر
جریان در بار اهمی	2/1 آمپر
بیشینه تنش جریان عناصر	16 آمپر
راندمان در توان نامی (360 وات)	97 درصد

8- نتیجه‌گیری

در این پژوهش یک اینورتر ۱۹ سطحی افزاینده مبتنی بر کلیدزنی خازنی و مدولاسیون پهنای پالس ترکیبی (HPWM) معرفی شد که با بهره‌ولتاژ ۹ برابر و تنها ۱۳ کلید قدرت، ۲ دیود و ۴ خازن توانست خروجی ۱۹ سطحی با گام ولتاژ حدود ۳۸ ولت و حداکثر ولتاژ حدود ۳۴۰ ولت ایجاد کند. روش HPWM همراه با استفاده از حالات کلیدزنی اضافی (RSS) باعث محدود شدن بیشینه دوره دشارژ خازن‌ها (LDP) به یک یا سه سطح و کاهش محسوس ریبیل ولتاژ هر خازن گردید؛ به‌طور نمونه، ریبیل خازن‌ها از حدود ۱/۱ تا ۲/۲ ولت به حدود ۰/۹ تا ۱/۳ ولت کاهش یافت. نتایج شبیه‌سازی و آزمایش نمونه آزمایشگاهی (حدود ۳۰۰-۳۶۰ وات) راندمان حدود ۹۷٪ در توان‌های پایین و حدود ۹۵٪ در توان نامی را نشان داد و همچنین بیانگر توزیع متعادل تنش ولتاژ در کلیدها با TSV در محدوده قابل قبول بود. این ساختار به دلیل تعداد کم اجزاء، کاهش جریان هجومی و عملکرد پایدار، برای کاربردهای ولتاژ پایین تا متوسط در محدوده کم، مناسب است و می‌تواند با مازولارسازی و انتخاب مناسب قطعات به سطوح توان و ولتاژ بالاتر نیز توسعه یابد.

مراجع

- [1] R. Barzegarkhoo, M. Forouzesh, M., S. S. Lee, F. Blaabjerg, Y.P. Siwakoti, Switched-capacitor multilevel inverters: A comprehensive review, *IEEE Transactions on Power Electronics*, Vol. 37, No. 9, pp. 11209-11243, 2022.
- [2] M. Hosseinpour, H. Mansourizadeh, A. Seifi, S. Sajedi, An Extendable 17-Level Inverter with Suppressed Inrush Current and




شکل 15 ریبیل ولتاژ خازن‌های ساختار پیشنهادی. (الف) و (ب) با کلیدزنی ترکیبی پیشنهادی، (ج) و (د) با کلیدزنی معمولی

جدول 6 مقایسه ریبیل ولتاژ خازن‌ها با دو روش مدولاسیون

پارامتر	کلیدزنی معمولی (CPWM)	کلیدزنی پیشنهادی (HPWM)
ریبیل ولتاژ C_1	4 ولت (10 درصد)	3 ولت (7/4 درصد)
ریبیل ولتاژ C_2	4 ولت (10 درصد)	3 ولت (7/4 درصد)
ریبیل ولتاژ C_3	5/5 ولت (4/6 درصد)	4 ولت (3/3 درصد)
ریبیل ولتاژ C_4	5/5 ولت (4/6 درصد)	4 ولت (3/3 درصد)

در شکل 16 تنش جریان خازن‌های ساختار پیشنهادی قابل مشاهده است. مطابق با شکل 16 بیشینه جریان همه خازن‌ها به کمتر از 16 آمپر ($10I_{omax}$) محدود شده است که ناشی از کاهش LDP خازن‌ها است. تنش ولتاژ عناصر ساختار پیشنهادی در شکل 17 گزارش شده است. تنش ولتاژ S_2 ، S_1 و D_1 برابر با 40 ولت، بیشینه ولتاژ مسدودکنندگی S_3 و S_3' برابر با 120، بیشینه ولتاژ مسدودکنندگی S_4 برابر با 180 ولت و بیشینه ولتاژ مسدودکنندگی S_6 و S_7 برابر با حدود 360 ولت است. همچنین عناصری که از حیث تغییر حالت در تنش بیشتری هستند، ولتاژ مسدودکنندگی آنها نسبت به سایر ادوات اینورتر کمتر است که این مورد بیانگر توزیع متوازن فشار کلیدزنی در عناصر اینورتر است. خلاصه نتایج آزمایشگاهی در جدول 7 درج شده است. راندمان اینورتر پیشنهادی در توان نامی 360 وات برابر با 97 درصد است.



- IEEE Transactions on Power Electronics*, Vol. 34, No. 2, pp. 1113-1124, 2018.
- [21] T. Roy, A step-up multilevel inverter based on switched capacitor technique with reduced components. *CPSS Transactions on Power Electronics and Applications*, Vol. 9, No. 2, pp. 175-189, 2024.
- [22] H. Mansourizadeh, M. Hosseinpour, A. Seifi, M. Shahparasti, A hybrid phase-shifted PWM technique for a 13-level inverter with low switch count and suppressed charging spike, *Scientific Reports*, Vol. 15, No. 1, p.27811, 2025.
- [23] H. Mansourizadeh, M. Hosseinpour, A. Seifi, H. Heydari-doostabad, A 17-level octuple boost inverter with low component and reduced inrush current, *Computers and Electrical Engineering*, Vol. 127, p.110586, 2025.
- [24] Mansourizadeh, H., Hosseinpour, M., Seifi, A. and Shahparasti, M., 2025. A 13-level switched-capacitor-based multilevel inverter with reduced components and inrush current limitation. *Scientific Reports*, 15(1), p.290.
- Reduced Component Count, *IEEE Access*, Vol. 13, pp. 66149-66169, 2025.
- [3] V. S. K. Prasadaraio, S. Peddapati, B. Kumar, A voltage-boosting seven-level switched capacitor multilevel inverter with reduced device count, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 12, No. 1, pp.743-753, 2024.
- [4] J. Zhao, Y. Chen, J. Zeng, J. Liu, A hybrid nine-level inverter with reduced components and simplified control, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 10, No. 4, pp.4498-4508, 2023.
- [5] F. Esmacili, H.R. Koofigar, H. Qasemi, A novel single-phase multilevel high-gain inverter with low voltage stress, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 10, No. 5, pp. 6084-6092, 2022.
- [6] J. S. M. Ali, D. J. Almakhlles, M. F. Elmorshedy, High boost seventeen-level switched capacitor inverter topology with continuous input current, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 11, No. 3, pp.2742-2754, 2022.
- [7] H. K. Jahan, M. Abapour, K. Zare, S. H. Hosseini, F. Blaabjerg, Y. Yang, A multilevel inverter with minimised components featuring self-balancing and boosting capabilities for PV applications, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 11, No. 1, pp. 1169-1178, 2019.
- [8] M. Saeedian, M. E. Adabi, S. M. Hosseini, J. Adabi, E. Pouresmaeil, A novel step-up single-source multilevel inverter: Topology, operating principle, and modulation, *IEEE Transactions on Power Electronics*, Vol. 34, No. 4, pp. 3269-3282, 2019.
- [9] K. P. Panda, P. R. Bana, O. Kiselychnyk, J. Wang, G. Panda, A single-source switched-capacitor-based step-up multilevel inverter with reduced components, *IEEE Transactions on Industry Applications*, Vol. 57, No. 4, pp. 3801-3811, 2021.
- [10] V. Anand, V. Singh, X. Guo, M. A. J. Sathik, Y. P. Siwakoti, S. Mekhilef, F. Blaabjerg, Seventeen level switched capacitor inverters with the capability of high voltage gain and low inrush current, *IEEE Journal of Emerging and Selected Topics in Industrial Electronics*, Vol. 4, No. 4, pp. 1138-1150, 2023.
- [11] M. S. Ahmed, R. Raushan, M. W. Ahmad, A reduced-component-count, self-balanced quadruple boost, seventeen-level switched capacitor inverter, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 12, No. 1, pp. 791-802, 2023.
- [12] A. Choudhury, R. Athapaththu, A. Sahoo, T. Roy, R. Patel, Study of a Single Source Based High Gain 17 Level Switched Capacitor Multilevel Inverter, In *2024 IEEE Region 10 Symposium (TENSYP)*, pp. 1-6, 2024.
- [13] A. K. Singh, R. K. Mandal, A new switched capacitor based multilevel inverter with fewer capacitors, *International Journal of Electronics*, Vol. 110, No. 8, pp. 1393-1407, 2023.
- [14] M. Hosseinpour, M., Noori, M. Shahparasti, A 17-level octuple boost switched-capacitor inverter with lower voltage stress on devices, *Scientific Reports*, Vol. 14, No. 1, p.14411, 2024.
- [15] M. Hosseinpour, M. Derakhshandeh, A. Seifi, M. Shahparasti, A 17-level quadruple boost switched-capacitor inverter with reduced devices and limited charge current, *Scientific Reports*, Vol. 14, No. 1, p.6233, 2024.
- [16] A. K. Singh, R. K. Mandal, A novel 17-level reduced component single DC switched-capacitor-based inverter with reduced input spike current, *IEEE Journal of Emerging and Selected Topics in Power Electronics*, Vol. 10, No. 5, pp. 6045-6056, 2022.
- [17] F. Esmacili, H.R. Koofigar, A 19-Level Single Voltage Source Inverter With Reduced Blocking Voltage on Switches, *IET Power Electronics*, Vol. 18, No. 1, p.70034, 2025.
- [18] M. D. Siddique, S. Mekhilef, S. Padmanaban, M. A. Memon, C. Kumar, Single-phase step-up switched-capacitor-based multilevel inverter topology with SHEPWM, *IEEE Transactions on Industry Applications*, Vol. 57, No. 3, pp. 3107-3119, 2020.
- [19] W. Lin, J. Zeng, J. Liu, Z. Yan, R. Hu, Generalised symmetrical step-up multilevel inverter using crisscross capacitor units. *IEEE Transactions on Industrial Electronics*, Vol. 67, No. 9, pp. 7439-7450, 2019.
- [20] H. K. Jahan, M. Abapour, K. Zare, Switched-capacitor-based single-source cascaded H-bridge multilevel inverter featuring boosting ability,